产品描述

Digilent Cmod A7是一款基于Xilinx Artix-7 FPGA的最小系统原型化开发板,具有48引脚DIP,并可直连面包板。该板同时带有USB-JTAG编程电路,USB-UART桥接,时钟源,Pmod主连接器,SRAM,Quad-SPI Flash,以及基础I/O设备。所有这些,使这块开发板显得外形紧凑但功能却十分强大,适用于基于Xilinx Vivado开发软件的各类数字逻辑电路以及MicroBlaze嵌入式软核处理设计。


Cmod A7的44个数字FPGA I/O信号布线在100毫米间距的通孔针之间,使用户能够非常方便地将可编程逻辑设计直连面包板电路。该产品的大小仅有0.7” x 2.75”,可以装在一个标准的插座中,其大小适用于各类嵌入式系统。


注:Cmod A7提供Cmod A7-15T与Cmod A7-35T两个版本,两者的主要区别在于所搭载的FPGA芯片。具体对比如下:


Cmod A7-15TCmod A7-35T
FPGA芯片XC7A15T-1CPG236CXC7A35T-1CPG236C
1 MSPS片上ADC
编程方式Quad-SPI Flash/JTAGQuad-SPI Flash/JTAG
Look-up Tables (LUTs)10,40020,800
Flip-flops20,80041,600
Block RAM112.5 KB225 KB
时钟管理模块55


产品特点:

系统特点:

  • 512KB SRAM,支持8位总线以及8毫微秒访问时间

  • 4MB Quad-SPI Flash

  • USB-JTAG编程电路

  • USB或外部3.3-5.5V连接DIP pins供电


系统连接:

  • USB-UART桥接


交互与传感设备:

  • 2个LED

  • 1个RGB LED

  • 2个按钮


接口扩展:

  • 48引脚DIP连接器,带有44个数字I/O以及2个模拟输入(0-3.3V)

  • 1个Pmod连接器,带有8个数字I/O

查看全部

Cmod A7-15T:直连面包板的Artix 7 FPGA最小系统

产品型号: 410-328

项目案例

FPGA最小系统CMOD A7入门实验:模数转换器 & 计时器

1 515 0

Digilent Cmod A7是一款基于Xilinx Artix-7 FPGA的最小系统原型化开发板,具有48引脚DIP,并可直连面包板。该板同时带有USB-JTAG编程电路,USB-UART桥接,时钟源,Pmod主连接器,SRAM,Quad-SPI Flash,以及基础I/O设备。所有这些,使这块开发板显得外形紧凑但功能却十分强大,适用于基于Xilinx Vivado开发软件的各类数字逻辑电路以及MicroBlaze嵌入式软核处理设计。Cmod A7的44个数字FPGA I/O信号布线在100毫米间距的通孔针之间,使用户能够非常方便地将可编程逻辑设计直连面包板电路。该产品的大小仅有0.7” x 2.75”,可以装在一个标准的插座中,其大小适用于各类嵌入式系统。


在这份DIY动手指南中,我们将基于Cmod A7进行两个基础实验,以熟悉基于FPGA的开发以及Vivado的使用。


实验一:基于CMOD A7的模数转换器。目的:利用Cmod A7的XADC模数转换接口,测量0-3.3V的电压,并通过LED亮度显示。

实验二:基于CMOD A7 的计时器。目的:利用CmodA7和一个4位数码管,DIY一个精度为毫秒、可计10秒的计时器。

用FPGA和十六键键盘制作的电子密码锁

2 613 0

Digilent Cmod A7是一款基于Xilinx Artix-7 FPGA的最小系统原型化开发板,具有48引脚DIP,并可直连面包板。该产品的大小仅有0.7” x 2.75”,适用于基于Xilinx Vivado开发软件的各类数字逻辑电路以及MicroBlaze嵌入式软核处理设计。


在这一动手项目中,我们将使用Cmod A7作为开发板,将PmodKYPD 16键键盘插入到Cmod的接口中,完成一个密码锁的设计。同时,本项目还有Basys3的版本,增加了利用Basys3自带的数码管显示输入的功能。此功能也可通过Cmod引脚外接到数码管上实现。

基于最小FPGA系统制作的可穿戴运动设备

5 602 2

这一项目是“DIGILENT中文技术社区极客DIY限时挑战活动”的十一月挑战任务的挑战成功作品。当月的挑战任务规定挑战者需基于FPGA最小系统Cmod A7,在为期四周的时间内制作一个可穿戴运动设备,实现记录GPS位置数据,实时计算移动距离和平均速度,并通过蓝牙模块将数据发送到手机上的功能。


在实际完成的项目作品中,作者实现了对运动的完整监测,包括运动距离,最大/平均运动速度,运动时间,时间日期,随时可以通过蓝牙获取及时运动信息。此外,项目的创新点包括实现了基于MicroBlaze的软核嵌入式系统设计,摆脱了使用纯逻辑代码的不方便,并且外挂了512KB的SRAM,足以应对大量的数据处理和保存。作者同时提到,项目下一步,由于目前项目仅仅使用了8个数据IO口,保留了大量的外部接口做外部扩展,如果时间充裕的话,接下来可以加载一个Pmod_OLED做运动时的实时显示;再加上Pmod_ACL可以做精确的计步分析。由于Microblaze的灵活性和FPGA与生俱来的并行特性,做复杂的穿戴设备比基于MCU方案的要有很大优势!

自学课程

Verilog学习视频教程(中文) 03小时32分 | 初级

Verilog学习视频教程(中文)

14 220 0

Verilog HDL是一种硬件描述语言,是FPGA硬件开发必不可少的工具之一。对于FPGA的入门学习者而言,学好Verilog语言是基础与关键。本教程由北京航空航天大学教授夏宇闻教授主讲,共分16课时,将系统地带你掌握Verilog语言。